DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

009141382 \*\*Image available\*\*
WPI Acc No: 1992-268820/199232

Related WPI Acc No: 1992-284865; 1993-258987; 1993-273120; 1993-303671;

1993-350829; 1994-118632; 1994-167818; 1994-176402; 1994-280096;

1995-043660; 1995-274965; 1995-344735; 1996-159905; 1997-402023;

1997-456965; 1998-031499; 1998-270792; 1998-321880; 1999-130598;

2000-440902; 2002-238193; 2003-246899; 2003-415468; 2003-554214

XRPX Acc No: N92-205588

Flat-panel display fabrication - using pixel arrays which form light valves or switches fabricated with control electronics in single crystal thin-film material

Patent Assignee: KOPIN CORP (KOPI-N); DINGLE B (DING-I); FAN J C C (FANJ-I); JACOBSEN J (JACO-I); MCCLELLAND R (MCCL-I); ZAVRACKY P M (ZAVR-I)

Inventor: DINGLE B; FAN J C C; JACOBSEN J; MCCLELLAND R; SPITZER M;

**ZAVRACKY P M** 

Number of Countries: 017 Number of Patents: 014

Patent Family:

i atchi i anniy.							
Patent No	Kind	Date .	Applicat No	Kind	Date W	eek	
WO 9212453	<b>A</b> 1	19920723	WO 91US977	'0 A	1991123	1 199232	В
US 5206749	Α	19930427	US 90636602	Α	19901231	199318	
EP 565588	<b>A</b> 1	19931020	WO 91US9770	<b>A</b>	19911231	199342	
			EP 92902703	Α	19911231		
US 5258320	Α	19931102	US 90636602	Α	19901231	199345	
			US 91801885	Α	19911203		
JP 6504139	W	19940512	WO 91US9770	) A	19911231	199423	
			JP 92502883	Α	19911231		
US 5362671	Α	19941108	US 90636602	Α	19901231	199444	
			US 91801966	Α	19911203		
			US 9385667	Α	19930630		
			US 94225091	Α	19940408		
US 5528397	Α	19960618	US 90636602	Α	19901231	199630	
			US 91801966	Α	19911203		
			US 9385667	Α	19930630		
			US 94225091	Α	19940408		
			US 94281777	Α	19940728		
US 5736768	A	19980407	US 90636602	Α	19901231	199821	
			US 91801966	Α	19911203		
			US 9385667	Α	19930630		
			US 94225091	Α	19940408		
			US 94281777	Α	19940728		
			US 95485779	Α	19950607		
US 6232136	<b>B</b> 1	20010515	US 90636602	Α	19901231	200129	
			US 91801966	Α	19911203		
			US 9385667	Α	19930630		
			US 94225091	Α	19940408		
			US 94281777	Α	19940728		
			US 95485779	Α	19950607		
			US 9856410	A	19980406		

```
19901231
US 20010019371 A1 20010906 US 90636602
                                                 Α
                                                                200154
                                                    19911203
                              US 91801966
                                               Α
                              US 9385667
                                               Α
                                                    19930630
                              US 94225091
                                                    19940408
                                               Α
                                               Α
                              US 94281777
                                                    19940728
                              US 95485779
                                               Α
                                                    19950607
                              US 9856410
                                               Α
                                                    19980406
                                               Α
                                                    20010320
                              US 2001812611
JP 2002014375 A
                   20020118
                              JP 92502883
                                              Α
                                                   19911231 200211
                                              Α
                                                   19911231
                              JP 2001158849
US 6414783
               B2
                    20020702 US 90636602
                                               Α
                                                    19901231
                                                               200248
                              US 91801966
                                               Α
                                                    19911203
                              US 9385667
                                               Α
                                                    19930630
                              US 94225091
                                                    19940408
                                               Α
                                                    19940728
                              US 94281777
                                               Α
                              US 95485779
                                               Α
                                                    19950607
                              US 9856410
                                               Α
                                                    19980406
                              US 2001812611
                                               Α
                                                    20010320
JP 3361325
               B2 20030107
                              JP 92502883
                                              Α
                                                   19911231 200306
                              JP 2001158849
                                              Α
                                                   19911231
US 20030057425 A1 20030327 US 90636602
                                                 Α
                                                      19901231 200325
                                                    19911203
                              US 91801966
                                               A
                                                    19930630
                              US 9385667
                                               Α
                              US 94225091
                                               Α
                                                    19940408
                                                    19940728
                              US 94281777
                                               Α
                              US 95485779
                                               Α
                                                    19950607
                              US 9856410
                                               Α
                                                    19980406
                              US 2001812611
                                               Α
                                                    20010320
                              US 2002188342
                                               Α
                                                    20020701
Priority Applications (No Type Date): US 90636602 A 19901231; US 91801885 A
  19911203; US 91801966 A 19911203; US 9385667 A 19930630; US 94225091 A
  19940408; US 94281777 A 19940728; US 95485779 A 19950607; US 9856410 A
  19980406; US 2001812611 A 20010320; US 2002188342 A 20020701
Cited Patents: 2.Jnl.Ref; EP 151508; JP 1038727; JP 63055529; US 4266223;
  US 4727047; US 4883561
Patent Details:
Patent No Kind Lan Pg
                        Main IPC
                                     Filing Notes
WO 9212453
               A1
                      86 G02F-001/136
   Designated States (National): JP
   Designated States (Regional): AT BE CH DE DK ES FR GB GR IT LU MC NL SE
                     28 G02F-001/1343
US 5206749
              Α
EP 565588
              A1 E 86
                                       Based on patent WO 9212453
   Designated States (Regional): AT BE CH DE DK ES FR GB IT LI LU MC NL SE
US 5258320
              Α
                     21 H01L-021/70
                                       Div ex application US 90636602
                                       Div ex patent US 5206749
JP 6504139
              W
                                       Based on patent WO 9212453
US 5362671
              Α
                     28 H01L-021/20
                                       Div ex application US 90636602
                                       Cont of application US 91801966
                                       Cont of application US 9385667
```

Div ex patent US 5206749

US 5528397	A	27 H01L-027/01	Cont of application US 90636602 Cont of application US 91801966 Cont of application US 9385667
110 572/7/0		26 11041 027/04	Cont of application US 94225091 Cont of patent US 5206749 Cont of patent US 5362671
US 5736768	Α	26 H01L-027/01	Div ex application US 90636602 Cont of application US 91801966 Cont of application US 9385667
			Cont of application US 94225091 Cont of application US 94281777 Div ex patent US 5206749
US 6232136	<b>B</b> 1	H01L-021/00	Cont of patent US 5362671 Cont of patent US 5528397 Div ex application US 90636602
			Cont of application US 91801966 Cont of application US 9385667 Cont of application US 94225091
			Cont of application US 94281777 Div ex application US 95485779
			Div ex patent US 5206749 Cont of patent US 5362671 Cont of patent US 5528397
US 2001001937	71 <b>A</b> 1	G02F-001/133	Div ex patent US 5736768 5 Div ex application US 90636602 Cont of application US 91801966
			Cont of application US 9385667 Cont of application US 94225091 Cont of application US 94281777
			Div ex application US 95485779 Cont of application US 9856410 Div ex patent US 5206749
			Cont of patent US 5362671 Cont of patent US 5528397
JP 2002014375	A	24 G02F-001/1368 I	Div ex patent US 5736768  Cont of patent US 6232136  Div ex application JP 92502883
US 6414783	B2	G02B-026/00	Div ex application US 90636602 Cont of application US 91801966 Cont of application US 9385667
			Cont of application US 94225091 Cont of application US 94281777 Div ex application US 95485779
			Cont of application US 9856410 Div ex patent US 5206749
			Cont of patent US 5362671 Cont of patent US 5528397 Div ex patent US 5736768
JP 3361325	B2	23 G02F-001/1368	Cont of patent US 6232136  Div ex application JP 92502883

US 20030057425 A1

H01L-033/00

Previous Publ. patent JP 2002014375

Div ex application US 90636602 Cont of application US 91801966

Cont of application US 9385667

Cont of application US 94225091

Cont of application US 94281777

Div ex application US 95485779

Cont of application US 9856410

Cont of application US 2001812611

Div ex patent US 5206749

Cont of patent US 5362671

Cont of patent US 5528397

Div ex patent US 5736768

Cont of patent US 6232136

Cont of patent US 6414783

# Abstract (Basic): WO 9212453 A

Fabrication of the panel display involves forming a single crystal semiconductor material on a supporting upstrate. An array of transistors and an array of pixel electrodes are formed in or on the single crystal material to form a circuit panel. Each pixel is actuatable by one of the transistors.

A light transmitter material is positioned adjacent to the circuit panel such that an electric field or signal generated by each pixel alters a light transmitting property of the material.

ADVANTAGE - Produces high quality image. h p

Dwg.1A/20

Title Terms: FLAT; PANEL; DISPLAY; FABRICATE; PIXEL; ARRAY; FORM; LIGHT;

VALVE; SWITCH; FABRICATE; CONTROL; ELECTRONIC; SINGLE; CRYSTAL; THIN;

FILM: MATERIAL

Derwent Class: P81; P85; U14

International Patent Class (Main): G02B-026/00; G02F-001/1335;

G02F-001/1343; G02F-001/136; G02F-001/1368; H01L-021/00; H01L-021/20;

H01L-021/70; H01L-027/01; H01L-033/00

International Patent Class (Additional): G02F-001/1333; G02F-001/1345;

G09C-003/10; H01L-021/44; H01L-021/84; H01L-027/00; H01L-027/12;

H01L-029/00; H01L-029/04; H01L-031/0392; H05B-033/12

File Segment: EPI; EngPI

# (12) 公表特許公報(A)

# (11)特許出願公表番号 特表平6-504139

# 第6部門第2区分

(43)公表日 平成6年(1994)5月12日

(51) Int.Cl.3

識別記号

庁内整理番号

G02F 1/136 500

9018-2K

H05B 33/12

8715-3K

審査請求 未請求 予備審査請求 有 (全 23 頁)

FΙ

(21)出票番号

特職平4-502883

(86) (22)出黨日

平成3年(1991)12月31日

(85)翻訳文提出日

平成5年(1993)6月29日

(86)国際出職番号

PCT/US91/09770

(87)国際公開番号

WO92/12453

(87)国際公開日

平成4年(1992)7月23日

(31)優先權主張番号 636,602

(32) 優先日

1990年12月13日

(33)優先権主張国

米国 (US)

(81)指定国

EP(AT, BE, CH, DE,

DK, ES, FR, GB, GR, IT, LU, MC, N

L. SE), JP

(71)出順人 コピン・コーポレーション

アメリカ合衆国マサチユセツツ州02780ト

ーントン・マイルズスタンディッシュイン

ダストリアルパーク・マイルズスタンディ

ツシユプールバード695

(72)発明者 ザプラツキー、ボール・エム

アメリカ合衆国マサチユセツツ州02062ノ

ーウツド・ビーチストリート25

(72)発明者 フアン, ジョン・シー・シー

アメリカ合衆国マサチユセツツ州02167チ

エスナツトヒル・ウエストロツクスパリイ

パークウエイ881


(74)代理人 弁理士 小田島 平吉

最終頁に続く

# (54) 【発明の名称】 表示パネル用の単結晶シリコン配列素子

## (57) 【要約】

ディスプレイパネルが、ディスプレイ作製のための基 板に転移される単結晶薄膜材料(15)を使用して形成 される。ピクセル配列(22)は、転移の前に、薄膜材 料において制御電子回路(18、20)を作製した光弁 又はスイッチを形成する。それから、結果の回路パネル (14)が、所望のディスプレイを設けるために、発光又 は液晶材料でディスプレイパネルに組み込まれる。



### 請 求 の 韓 園

- 1. パネルディスプレイを作製する方法において、
- a)支持基板において単結晶半導体材料を形成することと、
- b) 各ピクセルがトランジスタの一つによって作動可能である如く、回 路パネルを形成するために、単稿品材料において又は上にトランジスタ の配列とピクセル電極の配列を形成することと、
- c)各ピクセルによって発生された電界又は個号が材料の光透過特性を 変更する如く、回路パネルに競接して光透過性材料を位置付けることと を含む方法。
- 2. 及階 a) が、支持基板において非単結晶の半導体材料を形成する ことと、単結晶材料を形成するために非単結晶の半導体材料を結晶化す ることとを含む請求の範囲 1 に記載の方法。
- 3. 単結晶半導体材料が、本質的単結晶の半導体材料である論求の範囲2に配鎖の方法。
- 4. 股階 a) が、支持基根から光透過性基板に単結晶材料を転移する ことをさらに含む請求の範囲 1 に記載の方法。
- 5. 各トランジスタが駆動回路に電気的に連結される如く、単結晶半 準体材料において又は上に電影回路を形成することをさらに含む請求の 範囲 I に記載の方法。
- 6. 転移鉄階が、さらに、単独品材料から基板を化学的にエッチング することを含む排水の範囲4に配象の方法。
- 7. 転移級階が、さらに、回路パネルを光透過性蓄視に貼合せること を含む前求の範囲4に配載の方法。
  - 8. 光透過性材料が、液晶を具備する請求の範囲1に記載の方法。
- 17. 光通過性材料が、エレクトロルミネセント材料を具備する請求 の範囲10に配載のパネルディスプレイ。
  - 18. パネルディスプレイを作製する方法において、
- a) 支持基便上に単結晶半導体材料を形成することと、
- b) 各ピクセルが少なくとも一つのトランジスタによって作動可能である如く、ピクセルの回路パネルを形成するために、単軸晶材料において 又は上にトランジスタの配列とピクセル電極の配列を形成することと、
- c) 各ピクセルにおいて発生された電界又は信号が材料により発光する 如く、各ピクセル内に発光性材料を位置付けることとを含む方法。
- 19. 段階 a) が、支持基板上に非単結晶の単導体材料を形成することと、
- 本質的単結晶材料を形成するために非単結晶の単導体材料を結晶化する こととを含む前次の範囲 1.8 に記載の方法。
- 20. 各トランジスタが駆動団路に電気的に連絡される知く、本質的 単格晶材料において又は上に駆動団路を形成することをきらに含む納水 の毎囲18に記載の方法。
- 21. 各ビクセルにおいて発生された電算が、先通過性電極とビクセル電性の間にある如く、発光性材料上に光通過性電極配列を位置付けることをさらに含む検索の範囲18に記憶の方法。
- 22、段階 a) が、単結晶材料が支持基礎から充通過性基板上に転移される転移段階をさらに含む請求の範囲18に記載の方法。
- 23. 転移散階が、単結晶材料から化学的にエッチングすることにより支持基板を除去する設備を設備を含む請求の範囲22に記載の方法。
  - 24. 単結晶材料が、光透過性基板の海南面に転移される請求の範囲

- 9. 光辺過性材料が、エレクトロルミネセント材料である論水の顕著 1に配慮の方法。
  - 10. 支持基板と、

基板に固定され、トランジスタの配列とピクセル電極の配列を具飾し、 各電量がトランジスタの一つに電気的に追加された堕路パネルと、 各ピクセルによって発生され、材料に印加された電界又は信号が光通過 特性を変更する如く、四路パネルに隣接して位置付けられた光透過性材料と、

ピクセルを作動させるために顧路パネルに電気的に連絡された駆動回覧 と本単像するパネルディスプレイ。

- 11. 単繪基半導体材料が、シリコンを異常する前水の範囲12に反 葉のパネルディスプレイ。
- 12、単結晶半導体材料が、本質的単結晶の半導体材料である輸水の 振騰13に記載のパネルディスプレイ。
- 13. トランジスク配列とピクセル配列が、単独晶半等体材料の掲載 層において又は上に形成される請求の範囲10に記載のパネルディスフ レイ。
- 14. 四路パネルを光透透性基便に貼合せるための貼合せ材料をさら に具備する論文の範囲 1 0 に記載のパネルディスプレイ。
- 15. 元適適性材料上に位置付けられた電極の光適過性配列をきらに 具備し、各光適適性電極が、トランジスタの一つに電気的に連絡される 請求の範囲10に配象のパネルディスプレイ。
- 16. 光透過性材料が、液晶を異菌する請求の範囲10に配業のパネルディスプレイ。
- 22に記載の方法。
- 25. 転移政務が、さらに、國路基拠を光透過性基額に貼合せること を含む請求の範囲 22に記載の方法。
- 26. 発光性材料が、エレクトロルミネセント材料を含む糖求の範囲 18に配慮の方法。
  - 27. 支持基据と、

基版に固定され、トランジスタの配列とピクセル電極の配列を具備し、 各ピクセル電極が少なくとも一つのトランジスタに電気的に適能され、 各トランジスタが、単結晶半導体材料の薄膜において又は上に形成した ソース、ドレイン及びチャネル領域を含むピクセルの匹路パネルと、 各ピクセル内のトランジスタによって発生された電界又は信号が材料に よる発光を生じさせる如く、各ピクセル内に位置付けられた発光性材料と と、

ピクセルを作動させるために閲覧パネルに電気的に連絡された駆動器数 とを具備するパネルディスプレイ。

- 28. エレクトロルミネセント材料上に位置付けられた電極の光透速 住配列をさらに具備し、各光透過性電極が、トランジスタの一つに電気 的に連絡される験球の範囲27に記載のパネルディスプレイ。
- 29. 単結晶半導体材料が、シリコンを具備する請求の範囲27に放 載のパネルディスプレイ。
- 3 Q、単結晶半導体材料が、本質的単結晶半導体材料である請求の質 图 2 7 に記載のパネルディスプレイ。
- 31. トランジスタが、約5000Hzなしに約10、000Hzな 動起周波数において動作することができる際次の範囲27に記載のパオ

ルディスプレイ。 32、単語品材料の薄重において形成した複数回路 をさらに具備し、駆動回路が、胸港トランジスタを作動させることによ り、各ピクセルを選択的に作動させることができる如くトランジスタに 電気的に連絡され、各作動されたトランジスタに連絡された隔差ピクセ ル電係が、発光性材料に電界を生成させる論文の範囲27に記載のパネ

33. 発光性材料が、エレクトロルミネセント材料を具備する請求の 範囲27に記載のパネルディスプレイ。

ルディスプレイ。

34. エレクトロルミネセント材料が、複数の領域を具備し、各個域が、異なる色において発光する請求の範囲 8.3 に記載のパネルディスプレイ。

35. 支持高額が、ガラス又はプラスチックの強く光透過性材料を具備する顕求の掲載37に記載のパネルディスプレイ。

ルファスシリコンの使用に保わった。TFTアプローチは、実現可能であることがわかったが、アモルファスシリコンの使用は、パネル性能の 独つかの見地を妥協する。例えば、アモルファスシリコンTFTは、ア モルファス材料に顕有な低電子移動度のために大面積ディスプレイに対 して必要とされる周波敷応答に欠ける。こうして、アモルファスシリコ ンの使用は、表示速度を制限し、そしてまた、ディスプレイを駆動する ために必要とされた高速動理に不適切である。

アモルファスシリコンの限定性のために、他の代替的な材料としては、 多種品シリコン又はレーザー再結晶シリコンが挙げられる。これらの材料は、一種に続く図路処理を低温に制限するガラス上に集存のシリコン を使用するために、限定される。

TPTを具備するアクティブマトリックスはまた、エレクトロルミネセント (BL) ディスプレイにおいて有益である。TPTは、シリコンから形成される。しかし、LCDアクティブマトリックスにおいて多能品シリコンとアモルファスシリコンの使用を限定する同一部子はまた、ELディスプレイにおいてこれらの形式のシリコンの使用を制限する。さらに、GLディスプレイは、高速と低い漏れのみならず、エレクトロルミネセンスのために必要とされた電圧レベルをサポートすることができるTPTを必要とする。

こうして、茶室の速度を有し、製造の容易さと低雲用を設け、パネルディスプレイの各ピクセルにおいて高品質TFTを形成する方法の必要 性が存在する。さらに、茶室の速度を有し、製造の容易さと低度用を設 けるとともに、発光のために必要な電圧において要果ピクセルを作動さ せる機構を設け、ELパネルディスプレイの各ピクセルにおいて高品質

### 明 級 書

#### 表示パネル用の単結晶シリコン配列業子

#### 発明の背景

高品質教を生成するために液晶又はエレクトロルミネセント材料を使用した平パネルディスプレイが、開発されている。これらのディスプレイは、陰低線管(CRT)技術に取って代わり、より高物研テレビジョン映象を設けると期待される。例えば、大海高品質液晶ディスプレイ(LCD)への最も有望な遠は、アクティブマトリックスアプローチであり、この場合海峡トランジスタ(TPT)は、LCDピクセルと同じ場所に配置される。TFTを使用するアクティブマトリックスアプローチの主な利点は、ピクセル間のクロストークの除会と、TPT互換しCDで進せられる優れたグレースケールである。

しじDを使用する平パネルディスプレイは、一般に、5つの異なる層を含む。すなわち、白光原、ピクセルを形成するためにTFTを配列した国路パネルの一方の側に取り付けた第1個光フィルター、ピクセルに配置された少なくとも3つの原色を含むフィルター被、そして最後に、第2個光フィルターである。固路パネルとフィルターをの間の審領は、液晶材料で完填される。この材料は、国路パネルとフィルターをに取り付けた接地の間に電界が印加される時、個光を随転させる。こうして、ディスプレイの特別なピクセルがオンにされる時、液晶材料は、第2個光フィルターを過過する如く材料を通過される個光を回転させる。

平パネルディスプレイに対して必要とされる大事物でのTFT形成へ の主なアプローチは、大価額光起電力素子に対して以前開発されたアモ

TFTを形成する方法の必要性が存在する。

## 発明の事約

本発明は、トランジスタがディスプレイの各ピクセルを創録するため に作製され、本質的単結晶シリコンの海礁を使用するパネルディスプレ イとディスプレイの作製方法に関する。好ましい実施原像に対して、得 膜又はトランジスタアレイが、ガラス又は透明な背機機の如く光透過性 基板に転移される。この実施が様において、海膜単結晶シリコンは、し CDの各ピクセルを作動させる溶膜トランジスタのピクセルマトリック スアレイを形成するために使用される。パネルディスプレイ会幅動する ために非常に適するCMOS回路は、トランジスタが形成されたと同一 環膜材料に形成される。脚路は、記録とフイヤボンディングの必要性な しに、滞膜金属化技術を使用して、マトリックスアレイに完全に相互連 結されることがである。

各トランジスクは、電界又は信号の印知により、開始材料又は富于からの光の通過を制御するために役立つ。この印加の首的のために、誰からの光が透過されるトランジスクと顕微材料又は素子は、光弁と呼ばれる。こうして、パネルディスプレイの各ピクセルは、独立創御光弁である。そのような光弁の例としては、LCD、あるいは光透過特性が電界又は信号により変更され、高密度ピクセルアレイを設けるように構成された液体又は個体状態材料がある。本業子と関連作制方法は、高額細カラー後を生成するための大形平パネルのすべての必要条件を満足する。トランジスク又はスイッチは、ディスプレイを設けるために、エレクトロルミネセント表示要素(ELD)又は発光ダイオード(LED)と対にされる。

本発明の呼ましい実施療法は、大面積半導体機を使用し、繋を処理基 振から分離し、膜をガラス又は他の適切な光透過性材料に取り付ける。 2ミクロン以下の単さの単結晶シリコン膜は、エピタキシャル基板から 分離され、そして膜は、ガラスとセラミックスに取り付けられる。電界 効果トランジスタ ( "FET" ) の如く機能性 p - n 接合業子は、分離 前に少なくとも部分的に作製され、それからガラスに転移される。接着 期、静電結合、ファンデルワールス力又はボンディング用共晶合金を含 む各種のポンディング手順か、基板への取り付けのために使用される。 独の公知な方法も使用できる。

プロセスの好ましい実施機様は、制能基板において薄い本質的単結晶 Si験を形成する政階と、ピクセル電極及び薄膜エンハンスメント形ト ランジスタの配列と関連CMOS回路を薄膜上に作業する政階とを含む。 各トランジスタは、各ピクセルがトランジスタの一つによって独立に作 動される如く、ピクセル電極の一つに電気的に連絡される。CMOS回 路は、ピクセル作動と表示論像を創御するために使用される。素子作動 は、薄膜が、ソース、ドレイン、チャネル及びゲート領域の形成とピク セル電極との相互運結により剥離基板にまだ付着されている間、開始さ れる。最終パネル基板への転移の前に、素子処理を実質的に完了するこ とにより、低温ガラス又はポリマーが使用できる。代替的に、業子作製 のすべて又は部分は、制能後、あるいはガラス又はプラスチック仮への 処理肌の転移により行われる。転移後、カラーフィルターと液晶材料と の一体化により、してDを使用する実施顕微に対してパネルが完成され る。

薄膜形成プロセスの狂ましい方法は、本質的単結晶膜が剥離される絶

ウェーハ又は基板から除去され、そして回路パネルを形成するためにガラス又は他の適切な基板に取り付けられる。代替的に、最初に、密路を形成し、四路をガラスに結合し、それから、基板から回路を分離することもできる。ピクセルは、平面形状を育する行と列において位置付けられる。作製政務の順序は、これらの回路に対する高温処理が転移の前に行われるために、ガラス上の従来の高速CMOS (又は他の) 倫理の使用を許容する。

別の好ましい実施機様は、トランジスタ要素の脂散配列の作業に係わ り、離散要素の所譲の期隔又はレジストレーションを設けるために収縮 又は影響する仲籍性基準に要素を転移することと、表示パネルに含む最 終基板に要素を転移することを含む。

本発明のさらに別の好きしい実施組織は、単雑品シリコン材料を使用して、エレクトロルミネセント(EL)パネルディスプレイとディスプレイの作業方法に関する。単雑品シリコンは、小形(6インチェ6インチ以下)のアクティブマトリックスBLディスプレイにおいて高層保度を追放するために好きしい。ELディスプレイにおいて、一つ以上のピクセルが、行列相互連絡により、各ピクセルに設けられなければならない交換(AC)によって付勢される。相互連絡によるACの効率的な準温は、寄生容量によって制限される。しかし、アクティブマトリックスの使用は、相互連絡容量の著しく循小させ、ピクセル蛍光体においてより効率的なエレクトロルミネセンスを要得し、このため、明度を高めるために、高層放散ACの使用を可能にする。本発明により、この利点を設けるTFTは、バルクSiウェーハ、あるいは単結晶又は本質的単結晶シリコンの海膜の如く、単雑品ウェーハにおいて形成される。これら

報性基製において形成される、シリコンオンインシュレータ(SOI) 技術を使用する。本出版のために、用語「本質的単雑品」とは、多数の 粧品が、膜を避って横に広がる平面において、少なくともO. 1 c m<sup>2</sup>、 好ましくは、O. 5~1. 0 c m<sup>2</sup>以上の難図における新面領域上に広 がっている膜を意味する。そのような験は、例えば、サファイア、Si O<sub>2</sub>、Siウェーハ、炭素及び炭化けい素基製において公知の技術を使 用して形成される。

SOI技術は、一般に、結晶格子が下側基板のそれに一致しないシリコン層の形成に係わる。特別な好ましい実施整様は、耐酸層において高品質SIの環境を生産するために、分離シリコンエピタクシー (ISE を使用する。このプロセスは、本質的単結晶シリコンを形成する材料を結晶化するために加熱された到離層において、アモルファス又は多結晶シリコンの如く非単結晶材料の遺積を含む。刺離層の使用は、晒腸への含なしに、エッチングされる活性層の下に酸化物を使用して、減と回路の刺離を可能にする。

評ましい実施盟様において、エピクキシャル裏が形成された全舗板は エッチバック手票によって除去される。

代替的に、化学的エピタキシャルリフトオフの方法、単単体材料をガラス又は他の基板に転移するプロセスは、所塑の単導体材料の大面積シートに適用される。これら又は他の制建方法は、回路パネル作製用基板への転移のために成長基便から任意の理験単独品材料を除去するために使用される。

本発明は、再結晶化シリコン機におけるCMOS回路とピクセル電管 の形成を含み、再結晶化シリコン酸は、第2転移蒸板に関すされ、間値

の高品質TFTは、BLパネルディスプレイにおいて使用され、高迪と低離れを設けるとともに、エレクトロルミネセンスのために必要とされた高電圧レベルをサポートする。

好ましい実施整様において、単純品シリコンの機器が、トランジスタの配列とピクセル電極の配列を具飾し、各ピクセル電極が一つ以上のトランジスタによって作前可能な回路パネルを形成するために使用されるエレクトロルミネセント材料は、回路パネルに顕鏡して位置付けられ、BL等素の配列を形成するためにパターン化される。BLディスプレイの実施維強に対して、各トランジスタ(又はトランジスタ回路)、開達ピクセル電極と関連BL材料要素は、ピクセルとして参照される。それ自体、BLディスプレイは、複数の独立創即可能なピクセルから成る。

各ピクセルに対して、腕接EL材料に電界又は信号を発生させることができるトランジスタ(又はトランジスタ回路)は、EL材料による発光を制御するために役立つ。

ELパネルディスプレイを裏動するために選するCMOS戦動回路は、 高圧DMOSトランジスタとピクセル電腦が形成されたと同一単結晶材 料において形成される。転動国路は、配施とワイヤポンディングの必要 なしに、海峡金属化技術を使用して、ピクセルのマトリックスへ完全に 相互連絡されることができる。さらに、光速過性電極配列は、各ピクセ ルにおいて発生された電界が光速過性電腦とピクセル電極の際にある抽 く、エレクトロルミネセント材料上に位置付けられる。それ自体、EL パネルディスプレイの各ピクセルは、その発光特性が電界文は信号によっ て変要される独立解類発生である。

本発明は、高情報カラー像を生産するための必要条件を満足するEL パネルディスプレイを作製するための象子と間違方法を含む。そのため に、エレクトロルミネセント材料は、複数の異なる光波長を生成するこ とができるピクセルを設けるために使用される。さらに具体的には、エ レクトロルミネセント材料は、複数のパターン化層を異値し、各層は、 電界を受けた時、他の層によって生成された被長に関して異なる特定の 液長の表を生成することができる。

層を形成し、層を其結晶させ、実質的に単独晶シリコンのウェーハを形成するために熱調で多雑品層を走査することを含む、薄い本質的単結晶 SI裏を形成する股階を含むISEを使用する。ディスプレイ形成プロセスは、さらに、シリコン膜において、ピクセル電極、トランジスタと駆動回路の配列を形成する股階と、各ピクセル内にエレクトロルミネセント構造を形成する段階とを含む。各トランジスタは、各ピクセルが、一つのトランジスタ回路によって独立に作動される細く、ピクセル電極に電気的に連絡される。駆動回路は、ピクセル作動を制御するために使用され、そして抽像が表示される。

排成の多様な新機な詳細と認品の組み合わせを含む、発明の上記と他の特徴は、派付の図面を参照してさらに詳細に記載され、クレイムにおいて指摘される。特定のパネルディスプレイと発明を具現するパネルを作割する際に使用される方法は、何示のみとして示され、発明を規定するものでないことが理解される。この強明の主な特徴は、見明の機器に及することなく多様な実施措施において使用できる。

### 国面の哲学な説明

第1A因は、発明による平パネルディスプレイの分解斜視図である。 第1B間は、発明の好ましい実施整接のための服動システムを示す団 路間である。

第2A~21回は、平パネルディスプレイのための回路パネルの作業 を示す、好ましいプロセス独れ順序圏である。

第3数は、ディスプレイパネルの好ましい実施施強の耐面図である。 第4回は、再始品化のために使用されるシステムの好をしい実施感検 の終複型である。 作動される如く、ピクセル電極に電気的に連絡される。

ELディスプレイのための単独品シリコン層形成プロセスの野ましい方法は、基板上の発揮性酸化物におけるシリコン層の形成に係わるSOI技術を含む。SOI技術は、本発明のELディスプレイの高圧、高書度回路をサポートするために好ましい。さらに具体的には、酸化層は、DMOSトランジスタの如く、高圧素子に耐える構造を可能にする。さらに、SOI供達は、高層保度ディスプレイにつなかる高密度ピクセル回路を達成するためのチャネル分離を設ける。

他の好ましい方法は、単結晶シリコン膜が、分離され、別の材料に接着される支持基板において形成されるSOI技術に振わるELディスプレイのための薄膜形成処理に関する。一つの好ましいプロセスにおいて、単結晶シリコンの異は、基板において形成され、そしてアクティブマトリックス回路が、シリコン裏において形成される。次に、膜は、その基板から分離され、ビクセルの発光を改良するために、反射材料に転停される。別の好ましい実施環境において、禁は、その基板から分離され、光特性を改良するために、材料の適曲表面に転停される。例えば、ELディスプレイは、ヘルメット装着システムの適曲まびさしに取り付けられる。代替的に、ELディスプレイは、ヘッドアップディスプレイのための消曲裏的に取り付けられる。

. 別の好ましい実施措施において、単結品シリコンの跳は、基板において形成され、そして全ウェーハが、上層に取り付けられる。次に、金基板は、エッチパック手順によって除去される。

E L ディスプレイ形成プロセスの特別の許ましい方法は、他報性基礎 の上に多軸品シリコンの潜を形成し、多軸品シリコン上にキャッピング

第5 A 回は、結晶化材料において放界を同時化するパターン化制能温 の使用を示す。

第5B回は、世界を開興化するためのパターン化キャッピング層の使用を示す。

第8A関は、発明によるガラスへの転移の前のMOSFETのドレイン関連と相互コンダクタンス特性を示す。

第6 B図は、ガラスへの転移後の第6 A図のMOSPETのドレイン 電池と制下コンダクタンス条件を示す。

第7 A回は、2つの異なるドレイン電圧において対象スケールでプロットした、第6 A回の妻子のドレイン電波を示す。

第7B國は、2つの異なるドレイン電圧において対数スケールでプロットした、第6B間の業子のドレイン電流を示す。

第8 A 図は、ゲート電圧が0~5 ポルトで変化する、第6 A 図の第子のドレイン電差出力を示す。

第8日間は、ゲート電圧が0~5ポルトで変化する、第6日間の余子のドレイン電池出力を示す。

第9A~9C園は、発明によるリフトオフプロセスを示す一連の新面 図である。

第10A回は、発明の別の実施建構による、リフトオフ処理中のウェーハの部分製機関である。

第10B面は、プロセスにおける投階後、リフトオフ修造の第10A 図の終日~11に沿って取った新面面である。

第10 C 間は、レジストレーションが維持される別の実施感覚において、リフトオフ処理中のウェーハの一部の部分制理関である。

第10D図と第10B図は、リフトオフプロセスにおけるさらに他の 政務後の第10C図の線法の新配を示す。

第11A~11E数は、発明によるリフトオフ手載のプロセスフロー における各象階中のウェーハの略図である。

第12人~120回は、発明の別の好ましいリフトオフ手順の場所面 関である。

第13A~13C関は、発明による転移の好ましい方法を概略的に示す。

第14A額と第14B國は、発明によるさらに他の転移方法を概略的 に示す。 第15回は、発明による素子レジストレーションを監視制御 するための好ましいシステムを示す。

第16A関は、本発明によるエレクトロルミネセントパネルディスプレイの分解制権関である。

第16B囲は、エレクトロルミネセントカラー表示要素の斜視型である。

第160回は、エレクトロルミネセントパネルディスプレイのための 画曲システムを来す問題間である。

第16D館は、第16C間のDMOSトランジスタの等価問路である。 第17A~17L間は、エレクトロルミネセントパネルディスプレイの倒路パネルの作製を示す好ましいプロセス流れ順序間である。

第18A~18D図は、エレクトロルミネセントカラーディスプレイ の作製を示す好ましいプロセス流れ順次階である。

第19A~19B団は、SOI構造の上層への転移及びボンディング と基質の除去を示す好ましいプロセス流れ層次因である。

他の好ましい実施無様は、各ピクセルに対して発光体を形成するために、 他の個体状態材料を使用する。その光透過特性が確界の印加により変更 されるエレクトロルミネセント裏、多孔性シリコン又は発光材料が、発 光体を形成するために使用される。従って、エレクトロルミネセント表 示要素(ELD)、多孔性シリコン表示要素又は発光ダイオードが、形 症され、ディスプレイを設けるために使用される。

パネルにおいてディスプレイを制御するために使用される駆動回路が、 第1日間に示される。回路18は、入り信号を受信し、バス13を通し て信号をピクセルに送信する。四路20は、各ピクセルにおいてキャパ シタ26を充電する信々のトランジスタ23をオンにするために、バス 19を通して走査する。キャパシタ26は、配列の次の走棄まで、ピク セル電径と披漏21において電荷を持続させる。発明の多様な実施顕微 は、所属のディスプレイの形式により、各ピクセルでキャパシタを使用 する又はしない。

第2A~2L図は、臨路パネル機成が形成された、シリコンオンインシュレータ (SOI) 裏名形成するために、絶縁シリコンエピタキシー (1SE) プロセスの使用を示す。なお、任意の数の技術が、単結晶Siの帰職を設けるために使用される。第2A図に示されたものの如く、SIO構造は、基策30と、基策30において成長又は増積された (門えば、SiOs等の) 酸化物34を含む。シリコンの選単雑品層は、酸化物34上に形成される。酸化物 (又は絶縁体) は、こうして、Si表面層の下に埋め込まれる。ISE SOI標準の場合に、頂部層は、CMOS機路が作製される実質的に単結晶の再雑品化シリコンである。場め込み機様体の使用は、従来のパルク (チョクラルスキー) 材料におい

第20A~20B図は、GeSi合金が中間エッチストップ層として 使用される、代替的な転移プロセスを示す、好ましいプロセス流れ順序 個である。

#### 好ましい実施業機の詳細な説明

発明の好ましい実施整徴が、第1間におけるパネルディスプレイの斜 後間に示される。ディスプレイの基本構成要素は、白又は他の適切な色 である光維10、第1億光フィルター12、四路パネル14、フィルタ 一便16と第2億光フィルター17を含み、開精液において理定される。 被揚材料(不関示)は、回路パネル14とフィルター便16の間の事後 に置かれる。回路パネル14におけるピクセル22の配列は、各ピクセ ルが、ピクセルとカラーフィルター被16に関定した対向電響の間にあ る液晶材料において電算を発生させる如く、配列に開接して位置付けら れた第1及び第2四路構成要素18、20を有する電動開路によって優別に作業される。電界は、液晶材料を迅速される個先の固定を生じさせ、 競技カラーフィルター要素が展明されることになる。フィルター被シス テム16のカラーフィルターは、含24、稀25、非27と白29の知 く4つのフィルター要素のグループに分價される。フィルター要素24、 25、27、29に関連したピクセル又は光赤は、そのピクセルグループに対する所望の色を設けるために選択的に作業される。

本発明は、ディスプレイパネルの名ピクセルを搭載するために、透過 性又は発光性材料を使用する。そのために、好ましい実施施機は、前述 の液晶材料の強く任意の液体を使用し、名ピクセルに対して透過性光弁 を形成する。他の行ましい実施機能は、名ピクセルに対して透過性光弁 本形成するために、強強性材料の細く固体状態材料を使用する。さらに、

て要得されるよりも高速の業子を設ける。150万を組えるCMOSトランジスタを含む回路が、ISR材料において成功裏に作譲された。

第2日間に示された如く、膜38は、各ピクセルに対するトランジス が領域37とピクセル電振領域39を規定するためにパケーン化される。 酸化層40は、それから、各ピクセルの2つの領域37、38の間のチョ ネルを含むパターン化領域上に形成される。それから、固有結晶化材料 38が、nチャネル索子を設けるために本ウ業又は他のp形ドーパント (又は代替的に、pチャネル索子に対してn形ドーパント)を注入44 (第20個)される。

それから、多物品シリコン層 4 2 が、ピクセル上に増散され、そして 層 4 2 は、第 2 D 國に示された如く、n 形ドーパントを注入 4 6 され、 ゲートとして使用される層 4 2 の抵抗率を低下させる。ポリシリコンは、 第 2 B 図に示された如くゲート 5 0 を形成するためにパターン化され、 載いて、トランジスタの p\*ソース及びドレイン傾域を設けるためにホ ウ素を大きく注入 6 2 される。第 2 F 圏に示された如く、散化物 5 4 は、 トランジスタ上に形成され、そして関ロ 6 0、5 6、5 8 が、それぞれ、 ソース 6 6、ドレイン 6 4 とゲートに接触するように酸化物 5 4 を通し で形成される。アルミニウム、タングステン又は他の違切な金属のパターン化金属被膜 7 0 は、輸出ピクセル電低 6 2 をソース 6 0 に連結し、 ゲートとドレインを他の回路パネル構成要素に連結するために使用される。

第2の作製手順は、ガラスに貼り合わされた処理シリコンの薄膜(1~5ミクロン)を形成するために開発された基板制能プロセスの一つである。これらの底は、転移の前に部分的又は完全に作賞されたFBTの

無く、活性半導体素子を含む。転移のための横方向成長エピタキシャル 底のへき間(CLEFT)アプローチを含む物品化及び刺動手順は、参 底としてここに取り入れた、米菌特許第4、727、047号において 十分に記載される。化学エピタキシャルリフトオフ(CEL)アプロー テは、米国特許第4、846、931号と第4、883、561号にお いて十分に記載される。CLEFTとCELの両技術は、基根の再使用 を許容し、基板が開養される他のアプローチと比較して費用を植小させ る。SOIウェーハと薄膜刺植技術を組み合わせることにより、ガラス において安水高品質膜及び国路を形成することができる。

関記は、CELプロセスが、制能層のHP (又は他のエッチング変) アンダーカットに対して必要とされた観方向距離によって制度されることを示す。CELを使用する大調板パネルへのかずは、完全大面接底よりもむしろ、パターン化帯子及び/又は回路の制能である。というのは、関路又は素子は、エッチングを制能層に適せさせるために裏を通って整直チャネルとして使用される未使用板域を有する。このアプローチは、第2日~21頭に示される。制路裏板から回路を除去するために、第1 第2日~21頭に示される。制路裏板から回路を除去するために、第1 第2日~21頭に示される。制路裏板から回路を除去するために、第1 第2日~21頭に示される。制路裏板から回路を除去するために、第1 第2日~21頭に示される。

第21回において、支持性76は、空洞72と関ロ70を満たすため に形成され、開36の一部上に延びている。それから、関ロ又はヴァイ アホール74が、エッチング放が、用34 (第23関節限)を発虫する ために、ホール74又は機関ロ78を通して導入される知く、用36を 通して設けられる。残りの絶難性限38と支持された回路は、支持性7

てコネクタが付加される。最後に、白光瀬114又は他の適切な光線が、 個光器112に結合される。

結果の素子の新節図が、第8間に示され、この場合ビクセル電腦102と104は、互いに後に推開される。各ビクセル102、104は、トランジスタ108と、付随したカラーフィルター120。122を有する。網光要素112、118が、貼合せ要素又は装着削108と、ガラス又はプラステックの知く光谱過性素板110を含む構造の対向側において位置付けられる。層108は、2~10ミクロンの厚さを有する透明なエポキシ又は低温ガラスである。

CLEFTプロセスは、再使用可能なホモエピタキシャル無板から、 化学業者 (CVD) によって収長された難い単独品級の分離を許容する。 CELプロセスと異なり、CLEFTプロセスにおいては、置施又は来 子は、最初に、ガラスに貼合され、装着後、国路と基板の間で分離される。

CLEPTによって基板から除去された腐は、本質的に低欠階密度の 単結晶であり、ほんの数ミクロン原であり、結果的に、回路パネルは、 軽量であり、良好な透過特性を有する。本出版の目的のために、用語 「本質的単結晶」とは、多数の結晶が、少なくとも0.1 cm<sup>2</sup>、好ま しくは、0.5~1.0 cm<sup>3</sup>以上の範囲において線の平面における断 面便領上に広がることを意味する。

米国特許第4、727、047号に示されたCLBF丁プロセスは、 次の政階を含む。すなわち、刺離暦(虚器平面)上の所謂の掲載の成長、 全異化と独の被匿の形成、旅とガラスの和く第2基板(又は上贈)の間 の貼合せの形成、及びへ会開による虚弱の組込み平面に沿った分離であ 6により基版30に関して部位に保持される。 景外線で現化されるエポキシが、光透過性基板80を感略と順36に取り付けるために使用される。それから、基板80は、柱76の個りのエポキシ84の痕域が、 張糸のエポキシ82が硬化される脳未硬化のままである細く、パターン化される(第2K図参照)。基板80と柱76は、第2L図に示された複数を設けるために独生され、所望のディスプレイパネルを設けるために処理される。

UV要化性接着剤(又はテープ)が、必要な場合に、脂肪を保証する ためにパターン化され、そしてHFが、残りの剥離層に達するために使 用される

なお、テーブが使用される場合に、テーブは、制造後の認路への支持 を設ける。誠を含む大部務GaAs第子は、このようにして作製され、 そしてこれらは、一チーブにおいて全ウェーハから素子を形成するため に到離された。制備された国路は、被品ディスプレイパネルのガラスと 金の要素に再装着される。透明接着前が、装着の許ましい方法である。

最終ディスプレイパネルを形成するために、第21個に示された回路 パネルが、エッチングされ、所選のピケセル要素を需出させる。他解真 び基合層、スペーサー、密封ボーダーと連絡用貼合せパッドが、回路パ ネルに付加される。スクリーン印刷プロセスが、ボーダーを単値するた めに使用される。カラーフィルターと対向電極を含む繋が、スペーサー の挿入扱、露封ボーダーにより回路パネルに密封される。ディスプレイ は、ボーダーを質適している一つ以上の小さな在入穴を介して、選択さ れた液晶対斜で充填される。この住入穴は、それから、脊脂又はエボキ シで密封される。第1及び第2個光波又は層が、両側に粘合され、そし

## る。基板は、再使用のために利用できる。

CLEFTプロセスは、制能器の顕常において油板線を形成するため に、値方向エピクキシャル成長を使用して、本質的単地晶材料のシート を形成するために使用される。シリコンに対して、複方向エピククシー は、ISEプロセス又は他の再結器化学順によって連成される。代替的 に、他の標準権被技術も、必要な薄膜の本質的単結晶材料を形成するた めに使用できる。

制能層を形成する計算の必要な特性の一つは、圏と準導体験の間の接着の欠無である。預い平面は制能層によって作成されるために、適は、 劣化なしに、基板からへき割される。制理層は、SisNeとSiOsの 多層質を見得する。そのようなアプローチは、SiOsをCMOS助理 の背面を不活性化するために使用する。(SisNeは、選案平衡を生成 するために排解される層である。)CLEFTアプローチにおいて、観 路は、最初に、ガラス又は他の転券基製に貼合され、それから、分離さ れ、UV製化テープと比較して単純な取り扱いとなる。

ISBプロセスにおいて、数化跳は、器板と、振路を含む頭部81線 に強力に付着される。この理由のために、結合の強度を化学的に縮小することが必要である。この技術は、制能層において直接平面を形成する ために完全な分離なしに、エッチング液により優先的に溶解される制能 層を含む。それから、膜は、ガラスが開路と電極に結合された後、機械 的に分種される。

機械的分離は、次の加く適成される。膜の上面は、透明なエポキシで ガラスの個く上層に貼合される。それから、誰とガラスは、へき間支持 物として役立つ約5mm庫のガラス板にワックスで貼合される。全盤く さびが、表面を分離させるために、2つのガラス板の間に挿入される。 マスクは基板に対して低接着力を育するために、底は、基板からへき開 されるが、ガラスに装着されている。それから、基板は、CLEFTプロセスの別のサイクルに対して使用され、そして素子処理が、底の背部において完了される。なお、素子が上層に付着されているために、骨面は、フォトリソグラフィーを含む製造ウェール処理される。

方法は、さらに、SI基板の場合にシーディングにより、異質基板の場合にシーディングなしの単結晶裏の準備を含む。シーディングされた SI膜の場合に、排準再結晶化プロセスが使用される。いずれにせよ、 底部酸化又は変化層が、制能目的のために最適化される。

第4題に長時的に示された、再結晶化システムの一実施膨強において、 基板温度は、下方加熱器130によって酸点近くまで昇温される。上方 ワイヤ又は黒鉛条件加熱器132が、サンプル134の頂部を走査し、 移助する融解ゾーン136により多結晶シリコンを再結晶又はさらに結 温化させる。Siにおける標準プロセスにおいて、横方向エピタクシー は、下方数化物を通して小桝口からシーディングされ、そして結果の単 結晶膜は、基板の配向を有する。キャッピング層138は、結晶化の前 に、多路晶材料の上に地震される。

具質基板の使用は、シーディングを弥除する。この場合、本質的単結 品Siは、世界エントレインメント技術により獲得される。世界エント レインメントは、再成長領域において無成分における変調を導入するた めに、制態酸化物又はキャップ層のいずれかをパターン化することによ り使用される。温度フィールドにおける変調は、最解前面の位置を変化 きせ、予測可能な位置に並昇を問調化する。剥離酸化物142のパター

電圧Vaの開致として、ドレイン電流Inと相互コンダクタンスGuをグラフで描き、この場合ドレインーソース電圧は、ガラスへの転移の前のMOSFETは対して50mVである。MOSFETは、2501m/201mの報対長さ比率と、0.51m原の再結晶化シリコン材料において890人のゲート酸化物原を有する。第6B関は、ガラスへの転移の後、同一来子のドレイン電流Inと相互コンダクタンスGuを示す。

第7A間は、2つのドレインーソース電圧Vps=50mVとVps=5 Vにおいて、対数スケールにおいてプロットした。第6A壁の余子のド レイン電流をグラフで示す。

第7 B回は、ドレインーソース電圧Vos=50mVとVos=5 Vにおいて、対数スケールにおいてプロットした、第6 B回の援子のドレイン 電波をグラフで示す。

第8 A 図は、 $V_{03}=0$ 、1、2、3、4と5 ボルトのゲート電圧において、第6 A 図の素子のドレインーソース電圧の関数として、ドレイン電流  $I_{00}$  電流  $I_{00}$  をグラフで示す。

第8日回は、Vcs=0、1、2、8、4と5ポルトのゲート電圧において、第6日回の素子のドレインーソース電圧の開放として、ドレイン電流 Loそグラフで示す。

CELアプローチに対して、さらに他の実施整様は、ガラス板における制能回路の再取付けを含む。出願の方法は、海峡半導体と接着剤の間の一様な密着を保証するが、海峡において他の欠陥を導入しない。

方法としては、分離される層の前面側へのApieson Wワックスの塩布が挙げられる。ワックスにおける吃力は、消曲を引上げ層に伝え、これにより、エッチング前面へのエッチング液の接近を可能にする。

ン化が、第5人図に示される。この実施感像において、基便140は、 利能酸化物142で充填された#150を有する。キャップ146と刺 随居142の間に広がる結晶化材料144における粒界148の周期化 により、Si回路又は電価は、高品質の領域に位置する。金属化と粒の 特徴は、亜粒界上に位置する。

図示された如く、好ましい技術は、必要な問題化構造により再使用可能な基板をパターン化することである。いったんこのようにパターン化されると、再使用可能な基板は、再パターン化を必要としない。そのようなスキームにおいて、問題化構は、課を完全に満たすために十分な事さの材料を設けられる。満における材料は、例えば、プレーナー化SitNaを含み、一方、耐能層は、SiOsのさらに地積を含む。代替的に、素は、SiOsで完全に満たされる。それから、満は、制能エッテングのためのチャネルとして機能する。

第2アプローチは、第5 B型に示された如く、キャップ地貌の後に、 キャップ書 1 4 5 をパターン化することを含む。キャップ 1 4 5 のパタ ーン化リッジ 1 4 7 は、キャップ 1 4 5 と対離居 1 4 1 の間に広がる再 抽品化材料において位昇 1 4 8 に置なる。第3アプローチは、多結品シ リコン層をパターンするものである。 キャッピング層は、興奮基版で 使用される。キャッピング層は、熱サイクルを通じて精着性でなければ ならないが、素子処理のために除去可能でなければならない。キャップ は、なめらかな S i 基板に対して良好に作用するが、関類化のために必 要なパターン化層は、新頭を必要とする。

第6~8回は、ガラス基板への転移の前後で、発明により作製された MOSPBTの電気特性を示す。第6人図は、直線機械におけるゲート

エッチング背面への接近は、はがされる全領域の外縁からのみ追放され -

しかし、2 cmx 2 cmよりも大きな情域に対して、散時間又は数日まで延長される長いリフトオフ時間のために、このプロセスは、大面積リフトオフを含む応用に対して使用を構定される。河曲性は、エッチング前面へのエッチング液の接近を増大させるために必要とされる。しかし、リフトオフのために必要な適曲性は、低温ワックスによって生じ、その結果、高温処理は、このワックスが存在する間行われない。存在するサンブルは、しばしば、基板の再使用を許容しないサイズまでへき関される。ワックス被布プロセスは、自動化され、この手順が好ましい応用における基板の再使用を許等するためにパターン化可能である。このプロセスは、背面絶理を必要としない個別の小領域に対してのみ使用される。

発明の別の実施勝様は、領学リフトオフプロセスにおいて黒ワックス に配き扱わるために選々の影視係故の常又は厚膜材料の組み合わせの使 用に係わる。このプロセスは、第9人~9 C型に示される。正しい最度 を使用することにより、リフトオフのために必要な海療機は、層におけ る差応力により進せられる。単一層は、はかされる材料に関して正しい 勝標係数を育するならば使用される。この方法は、リフトオフ温度にお いて正しい海由性を伝え、室温において平坦であり、そしてまた、背面 処理中膜を支持する支持層を可能にする。

発明のこの実施単様は、第9A~9C國の構造200に関連して記載される。エピタキシャル層又は業于が形成される適切な基準材料を含む 基板202が、設けられる。制能層204は、基板202において、好 ましくはCVDにより成長される。常義シリコン制能可能層に対して、 SiOs層が、前述の向く使用される。

半導体階構造206は、同様にCVD又は他の前途の方法により、制 階層204において形成される。構造206は、好ましくは、発明によ るトランジスクの配列の作製のために配置した材料を具備する。

例えば、CVDを使用することにより、構造206は、非常に薄く、 すなわち、約5ミクロン未満、好ましくは、2ミクロン未満にされ、接 触節は、0、1ミクロン率よりも小さい。

必要なドーパントは、一般に、ソース、ドレイン及びチャネル領域を 観定するために、成長プロセスの後、拡散又は注入により導入される。 次に、構造206は、提来の技術を使用して、前面又は頂面において処理され、ゲートと各ピクセルが位置する金属検点と、必要に応じて、バスパーとボンディングパッドを予定する。

第1のリフトオフ実施施保において、被覆208が、側面処理構造208において形成される(第9A間)。被覆は、値々の施服要係数の厚又は掲載材料の組み合わせから成る。例えば、被覆208は、変化物、金属、バイメタル又はガラス応力被覆を具備する。接触金属被覆(不固示)はまた、緩動原においてこの時に被索される。

被職服 208 と構造 208 は、従来のフォトリングラフィーを使用してパターン化され、そして被機材料 208 と構造 206 は、適切な過校 性エッチング液によるエッチングにより、第98回に示された細く、所 定の模域において刺離層 204 まで除去される。上紀の政階は、被覆 2 08の被機材料の間に大きな熱応力が生成されない、十分に低い所定の 温度において行われる。次に、温度は、十分な温度まで昇温され、被覆

して記載される。この場合第9箇において対応する項目は、第10箇と同一参照書号を保持する。第10A箇の部分負担新面間に示された如く、基長202には、剥離層204を形成してあり、素子構造206によって従われ、すべては第9箇に関連して記載された如くである。構造206へのポンディングパッドと金属換点(不图示)の如く、すべての前面処理が、完成される。

海解又はエッチング可能でない状態から海解又はエッチング可能な状態 (又は遊) に変換される材料は、前面処理構造206において形成される。例えば、UV製化性エポキシ230は、構造206上に広げられる。このエポキシは、UV光への露出により海解性でなくなるという特性を育する。

材料のUV光透過性マスク制機圏232は、エポキシ280上に形成 され、そして関ロ238を有するパターン化不透明マスク234か層2 32上に維着される。

マスク234は、UV光を無射され、マスク側口236の下側のエポキシの領域を硬化させ、未硬化状態よりも等解性でなくする。料理局232は除去され、そしてマスク234が除去される。次に、未硬化エポキシは、制理局204(第108回参照)までの無く、特別によって除去される。

硬化エポキシ230は、耐能層204からの分離後、溶膜構造206 のための支持物として役立つために、構造上に残される。このように、 エッチング前面は、耐能模量204までチャネル240をカットするこ とにより、標準の全質関模域を小模域に分割することにより増大される。 ウェーハサイズリフトオフのための第2方法は、引き上げられる全質 208において熱心力を生じさせる。この界温において、構造は、制能 エッチング被に関係される(第9C開発器)。

制能エッテング波は、完任的に、制趣階204を十分にエッテングし、 被覆208によって支持した分離素子構造206を除去させる。それから、これらの得遺は、無能力が解放される低温にされ、個別素子を続く 裏面処理に対して平均にさせておく。

このプロセスは、個別チップも裏面処理に対して平坦にさせ、支持標 途が裏面処理温度に対して、不浸透性のガラスの加く材料から形成され ることにおいて、Gmitter他の黒ワックスプロセスに対する大き な利点を設ける。

2つの異なる手順が、ウェーハスケールリフトオフを追するために使 用される。第1方性は、転移される腺が形成される全部板のエッチング に係わる。これは、『エッチパック』手順と呼ばれる。

第2方核は、ウェーハ又はサンプルのみの機から制能層にアクセスし、 一つの大きなシートとして材料を制能する。この第2方核は、例一ウェ ーハから引上げられた素子間にレジストレーションを必要としない場合 に対してである。登録が置まれないならば、自動化学駅が、個別素子の 大領域又は材料の領域のリフトオフに対して使用される。製画処理が完 了した後、UV硬化エポキシが、所望のパターンで硬化され、不要な場 所を除去され、それから、剥離層までのエッチングのためのマスクとし て使用される。UV硬化エポキシは独され、分離後の引上げられた線の ための支持物として作用する。分離素子は、エッチング彼から回収され る必要かあり、選択及び場所種別方後を使用して、別値に処理される。

これらの代替的なリフトオフプロセスは、第10A~10日間に跨途

域を小領域に分割することにより、エッチング前面の量を増大させる。 テャネルが、引き上げられる材料の金額域にカットされ、これにより、 制能層を踏出させる。これらのチャネルは、領域を完全に分離するか、 又はリフトオフ領域に部分的に切り込むスリットから成る。

第2方法は、互いに関して材料の小板域を登録し、時時に、定出された到離層への大きな接近をエッチング媒体に許容しようとする問題を扱う。これを行う能力により、溶液からの容易な回収、裏面におけるウェーハスケール経理、及びエッチング前面の小板域と最大露出による短いリフトオフ特間が許容される。このアプローチの重要な特徴は、すべてのエッチング前面へのエッチング搭載アクセスを設けながら、全ウェーハ板域のレジストレーションを許容することである。

禁予問のレジストレーションが、トランジスクの配列における如く必 要とされる場合に、第10℃~10m図の代替的実施維機のリフトオフ 方法は、多象の利点を設ける。

第10 C図のこの代替的プロセスは、互いに関して小索子又は材料の ビクセル傾域を登録し、同時に、מ出別能層へのエッテング媒体アクセ スを許事しようとする問題を解決する。これを行う協力により、溶液か らの容異な調収、裏面におけるウェーハスケール処理、小領域と最大エッ テング質面による短いリフトオワ時間が許容される。このアプローチは また、すべてのエッチング前面へのエッチング溶液アクセスを続けなが ら、全ウェーハ傾域を返じて業子のレジストレーションを可能にする。 第10 C図を参照すると、ウェーハの矩形部分区分が示される。ウェー ハは、別能層 20 4 が C V Dによって地物された字等体監視 20 3 から 形成され、続いて評価処理トランジスタパネル 20 6 によって使われ、 すべては前述の如くである。

未硬化液体UVエポキシ250の如く、変形可能な材料が、構造20 6の頂面又は積面に広げられる。開実施施根からの逸鼓点は、プラスチックの如く透明材料製の多孔プレーナー格子252が、エポキシ250の 頂面に位置合せされる時、次の最階において発生する。孔256は、格子252の平面に直角に平面を貫通している。

孔256を覆うように整列された不透明円256を有するフォトマスクが、それから、格子252上に影響される(第100回)。(オプションのUV透明マスク制能層(不配示)が、マスク除去を容易にするためにマスク258と格子252の間に形成しても良い。)UV先は、マスクに製度され、第10D回に示された如く、不透明円256の下を除いてすべての場所で下側エボキシ254を硬化させる。この場合エボキシ250の硬化区分は陰影区分で示され、未硬化区分はブランクで示される。マスク258は除去される。未硬化エボキシ250は、適切な捨解によって開口256から除去され、接着206は、関口を通して刺除層204までエッチング除去される。それから、制能層は、上で設けられた如く、閉口256を使用してエッチング除去される。エッチング液のアクセスは、こうして、ウェーハの多数の点において油底され、配列が硬化エポキシ254によって格子252に付着される(第108回参照)。

レジストレーションへの別のアプローチは、製館房204までエッチングすることにより素子材料において直接にチャネル260を形成し、これにより、材料のみにチャネルを形成することである(第11A図)。これらのチャネルはまた、第9週のUV硬化エポキシパターンニング方法を使用し、制館局204までエッテングすることにより(第11B図

に良好に作動する単純な方法は、フォトレジストマスキングによって材 料206において直接にチャネルを形成し、続いて、野鮮暦204まで エッチングすることである。これは、刺離腸の上の材料の高さに等しい 材料においてチャネル260を形成する。次に、エッチング液は、引き 上げられる層の表面に置かれ、あるいはウェーハが、エッチング故に浸 される。いずれにせよ、引き上げられる領域208の間のチャネル26 ()は、エッチング液材料で充填される。これが行われた後、リフトオフ の後レジストレーションを保持する上側支持層は、詳細に記載された助 合せ方法により構造206の前面に付着される。上側支持物は、材料2 0.8に固定され、一方、ウェーハは長され、あるいはエッチング被は、 ウェーハの前面を覆い、チャネルを充填する。支持材料は、形成された チャネルをふさがず、これにより、エッチング被を押し出さないほど十 分に剛性でなければならない。遺切な支持材料は、ガラス、プラスチッ ク又は他の光透道性物質を具備する。これは、エッチング波アクセス穴 を必要としない個体支持媒体を許容し、こうして、プロセスを非常に単 鈍化する。

トラップされたエッチング液は、剝離間204を十分に溶解させ、その地果、膜機域206は、裏面が続く処理、すなわち、裏面単体金属化とポンディングパッドの形成のために露出され、支持物によって支持かつ登録される間、除去される。 上記の支持材料のほかに、小形素子を取り扱うために腹葉において非常に公知なUV利能テープが、機つかの理由のために優れた支持過択であることがわかった。これらのチーブは、強いUV放射師に露出された時、接着力をほとんど失うという特性を有する。さらに、進気は、接着剤に影響を与えるものではなく、そして液

参照)、又は第110回の平面図に示された如く、分離される領域27 ①の間にチャネル260又はアクセス路を形成する他の方法を使用する ことにより、より高くされる。支持物280は、チャネル260上の材料270に取り付けられ、それから、エッチング液が、チャネルに沿っ で流され、これにより、ウェーハの中心へのエッチング液のアクセスを 与える(第11D~116回)。高いチャネルは、高速制能を減するために毛細作用を加速するために役立つ。真空情功、経費被補助、等を含 な他の方法もまた、チャネル260でのエッチング液の移動を加速する ために使用される。

関一様に沿って、チャネル260は、下の製能層を露出させるために 素子材料において作られる。それから、多孔性材料が、スピン塗布され、 あるいはそうでなければ、前面に形成又は付着される。この材料は、U V、無、又は格耐処理により硬化された時、関性又は準関性であり、こ のため、基板からの分離後、引き上げられた膜を支持することができる。 材料は、エッチング液によって破壊的に作用されずに、エッチング液を 遭遇するために十分に多孔性である。このようにして、エッチング液は、 多孔性材料を避避し、驾出点において刺離層へのアクセスを与えられる。 別の実施施能において、刺離層エッチング液は、下側支持保査が構造 206に取り付けられる前に、制施層と接触される。このプロセスが作 動するためには、チャネル260は、エッチング液がトラップされる、 引き上げられる材料の業子又は領域の側に形成されなければならない。 基本プロセスは、次の如くである。チャネル260は、基板202にお いて利能層204を輸出させるリフトオフ領域206の間に形成される。 まれは、常子間にチャネルを作成する前途の方法により行われる。非常

体に浸されたとしても、臭好に塗布される。これらのテープは、単独で、 又は厚い支持物と組み合わせて使用される。この付加支持物は、耐久的 でないならばUV放射線に透過性の材料から形成され、そしてそれは、 使用されるエッチング液によって破壊的に作用されるべきでない。

UV刺離接着別は、テープ裏張り材料の代わりに、他の支持材料に直接に拡布される。第12A~12C間に示された知く、両面UV刺贈テープ282と組み合わせた支持物280が、使用される。テープ282の一方の側が、支持物に装着される。それから、他方の側が、エッチング液が整布された後に、構造206の原面に接着される。それから、エッチング液は、量子206をアンダーカットすることを許容される。業子は、第12A間に示された如く、支持物280に刺離テープによって付着される。リフトオフ時間は、エッチング液がウェーハ裏面における多数の点から刺離層へのアクセスを有するために、非常に短い。

このように、余子は、相互に関して登録され、そして裏面処理中支持 第280によって支持される。

テープの接着力は、支持物を避したUV原制によって制能され(第12B回又は第12C回)、そしてテーブは、素子を養着したまま、キャリヤ280から取り外される。いっそうのUV層出は、素子を再整等によって除去させ、又はテーブから他のチープ284又は基板288(第12B回又は第12C回)又は他の媒体に関するエポキシ286に直接に転移させるために十分な程度まで、テーブへの素子の接着力を減少させる。0.5cm幅の分離領域が、この非病由方法によって引き上げられた。引き上げられ、同時に登録される全ウェーハサイズは、ウェーハサイズによってのみ制限される。

示された如く、代替的実施施操は、UV硬化接着性チープとエポキシの使用に係わる。接着剤は、海膜トランジスタとCMOS四路要素をガラスに貼合せるために使用される。接着剤は、14° x14° 以上の板に塗布される。塗布方法としては、スピンコーティング、蒸気被覆、スプレー、必要な一様性と光学品質を設けるための機嫌厚膜塗布プロセスが挙げられる。

別の好ましい実施維維は、国路パネルにおいて密接な開闢でない位置 に密接な配置の素子を能够する方法を含む。第13A四、第13B回と 第13C回に示された技術は、業子が正しく位置付けられるまで、仲緒 性テープ又は臓の引き伸ばし又は収縮を使用する。この技術はまた、前 途のリフトオフ手順、及び機械的方法又は引き伸ばしと機械的方法の組 み合わせを含む。崩離的に利用可能な妻子は、裏の引き伸ばしを正確に 倒御するために使用される。構成要素の適正なレジストレーションを設 けるために引き伸ばし及び転移中、業子の開闢を測定するために、多様 な方法が使用される。

排送300に開送して第13A国に示された如く、トランジスタ又は 排薬半等体領域の配列304が、仲籍独基銀302に転移された。トラ ンジスタ又は領域304は、上記の手順により、又は他の違切な手間を 使用して、作動かつ転移された。基要302は、後者期を具備する。

第1実施職権において、構造は、第138間に示された無く始306に沿って引き伸ばされ、これにより、始306に沿った素子304間の 距離308を増大させ、別の方向において素子間の避離310を同一に しておく。それから、基板302は、第130間に示された配列を生成 するために始314に沿って引き伸ばされ、ここ場合素子304は、一

る信号を発生させるように位置付けられる。制御署358は、末子304の間の距離が正確に制定される如く、基板354に関するビーム352の移動を相関させる。制御署358は、末子の選択行又は列の開発に調整が行われる如く、引き伸ばし機械360に電気的に連絡される。

引き伸ばし機構360は、基板354が整着された液を通して押きれるピストンから成る。基板354に対して液を通したピストンの移動は、素子304間の関係を増大させるために正確に規定された方法で基板354を引き伸ばす。

代参的に、周囲に沿って禁板を影換し、適切な方向に等板を正確に引張る、第15間に示されたものと同様な引き伸ばし機構が関集的に入手可能である。

( 1

引き伸ばし後、登録された案子は、ガラス、ボリエステル又は光弁 (しCD) 作製品の他の適切な器裏に転寄される。代替的に、素子は、ディスプレイ作製用の発光業子に取り付けられる。

前途の加く、他の好をしい実施譲機は、エレクトロルミネセント膜、 発光ダイオード、多孔性シリコン又はディスプレイの名ピクセル要素を 形成するための発光材料の加く、発光性材料を使用する。そのために、 本発明の別の好ましい実施譲様は、第16人間におけるエレクトロルミネセント(EL)パネルディスプレイの斜視間において示される。EL ディスプレイの基本構成要素は、アクティブマトリックス回路パネル4 14、底部総様体423、エレクトロルミネセント構造416、頂部総 操体417、及び光透過性電低419を含み、これらは、層化構造において固定される。EL構造416は、2つのプレーナー他練贈417と 423の間に位置付けられ、EL構造を通った直流を容量的に制限する 方の方向において関係308を有し、並交する方向において開稿312 を有する。

別の実施維保において、第13A図の構造300は、第13C図に示された配列を設けるために、方向306、314において陶時に引き伸ばされる。

機械的技術は、第14A図と第14B間に示される。テープにおいて 素子32Dのリフトオフ配列で開始される。このテープ322は、軸3 26に沿って左右に、軸328に沿って上下に移動するフレーム324 に置かれる。たわみ性テープ334を育するドラム330は、その周囲 に置かれる。それから、器具340が、素子324に押し出され、素子 の第1行をドラムチープ334に押し出す。ドラムテープ334は、必 実な角度に知いて方向332において指揮付けられ、再び、器具340 は、副隔338の素子の第2行をテープ334に押し出す。これは、す べての行が転移されるまで続けられる。素子336の行を有する第1ド ラムテープ334は、フレーム324に据えられる。同一動作は、行を 新ドラムテープ339に転移することにより続けられる。

別の実施維維は、一方の方向においてテープを引き伸ばし、これを別のテープに転撃させ、他方の方向にそのテープを引き伸ばし、そして素子を最終支持物に転撃することである。この方法は、小夢の個別素子に対して十分に適する。

転移又は最終基便において素子304間の距離を測定するためのシステムが、第15回に報略的に示される。レーザー350は、基板354の方向にビーム352を指向させ、源を地流する。センサー356は、 通過及び/又は反射光を按出し、ビームが素子304によって無向され

ことにより、破壊的電気降伏を防止し、そしてまた、信頼性を高めるために役立つ。 絶縁体 4 1 7 と 4 2 3 は、高電気降伏を育し、その結果 B し 蛍光体層において無電子を生成することを必要とされる高電界において有益である。 ディスプレイの容量構造は、各絶操体に顕微して薄膜電影を生成することにより完成される。 これらの電響の一方は、ピクセル配列 4 2 2 内に形成され、そして他方の電腦は、光をディスプレイから出させる光澄過性電腦 4 1 9 である。

国路パネル414に形成されたピクセル422の配列は、窓動園路に よって個別に作動される。国路は、各ピクセル422が、ピクセル電極 と電極419の要素の間のエレクトロルミネセント構造416において 電界を生ずる如く、配列に解接して位置付けられた第1及び第2回路構 成要素418、420を有する。電界は、EL要素424を展明させる。

エレクトロルミネセント構造416は、単色ELディスプレイを有する行ましい実施が様に対して単一蛍光体層から形成される。別の行ましい実施が様において、EL構造416は、カラーディスプレイを設けるために複数のパターン化蛍光体層から形成される。蛍光体層は、各カラービクセルが、赤、緑、及び背散光体要素を含む如くパターン化される。BLカラーディスプレイは、参照としてここに取り入れた、Barrow他への関係出版PCT/U88/01680において開示されたELディスプレイ形成プロセスに基づいて形成される。第168回を参照すると、各EL要素424は、赤478、482、様478と青480の知く単一カラー要素に分割される。

所与のBL製業424に対して単一カラー製業を展明するために、駆動回路は、底部電缆462の一つと透明電缆419の間に電料を影響さ

せる。選択された限等単一カラー要素に対して、放売体の発光中心は、 電界が既知のしきい値を超過する時、熱電子の流れによって衝撃励起さ れる。それ自体、ピクセル422は、ピクセルダループに対して限明カ ラーを設けるために選択的に作動される。

アクティブマトリックスピクセル配列は、ピクセルの機能を制御するために、ディスプレイにおける各ピクセルと同じ場所に依置するトランジスタ(TFT)を使用する。BLディスプレイに適階された時、アクティブマトリックスアプローチは、回路パネルにおけるパワー消散の権小とAC共鳴ドライバーが動作する周波数の増大を含む大きな利点を設ける。有益なBLアクティブマトリックスの形成は、高電圧と高速度で動作するTFTを必要とする。単結晶シリコンは、小形(61nx6in以下)のアクティブマトリックスELマトリックスにおいて高解像度を達成するために好ましい。

ELディスプレイにおいて、一つ以上のピクセルが、駆動回路に連絡された行及び列相互連結により各ピクセルに設けられる交流(AC)によって付勢される。相互連結によるACの効率的な等通は、寄生容量によって制限される。しかし、アクティブマトリックスの使用は、相互連結の容量の大きな箱小を設け、ピクセル黄光体におけるより効率的なエレクトロルミネセンスと高明度を獲得するために、高層放散ACの使用を可能にする。本発明により、この利点を設けるTFTは、パルクSiウェーハ又は単結晶又は本質的単結晶シリコンの掩痕の細く、単結晶ウェーハにおいて形成される。これらの高品質TFTは、ELパネルディスプレイにおいて使用され、高速と低層れを設けるとともに、エレクトロルミネセンスのために必要な高圧レベルをサポートする。

ランジスタX1におけるゲートが、ソース上のしまい電圧まで上昇されるならば、電流が、正人で駆動パルス中、トランジスタX1を通って流れる。分路ダイオードD1の存在は、ゲート電圧に拘わらず、逆方向に電流を流れさせ、その結果、高ゲート電圧により、電流は、正及び負遷移中、トランジスタX1を通って流れる。このため、EL層429は、励起されており、そしてゲートが高に保持される限り、原明される。ゲートが低、すなわち、しまい電圧V、よりも低い電圧に保持されるならば、トランジスタX1は、正窓動パルス中等過しない。こうして、EL層429は、一連の負パルスを受け、第1負パルス中が北を防止される。このため、単一規照明期間の後、EL層429は、全電圧と開業キャパシタ4261と426cが一定にとどまるために、受動にとどまる。

第16 C 國に戻ると、國路425の第2のユニークな特徴は、2つの配線のみで制御されることである。第2の特徴は、pチャネルMOSトランジスタ421 a とダイオード428の使用を通じて、本独明において達成されるものである。ダイオード427は、機方向又は垂直構造として作製され、全個教又は複雑性をあまり付加しない。ダイオード427は、NMOSトランジスタ421 a が対称余子であるために必要とされ、四路とディスプレイを不作動にする無明期間中、キャパシタ426 a を放電させる。

四路425の性能を保証するために、回路分析が行われた。回路425は、まず、分析において低信号を選択機413(0ボルト)に印加することによりキャパシタ426aを充電させ、それから、(この分析において)、5~2ボルトの施防において) 所望の難圧にデータ雑411

好ましい実施機様において、絶縁体(SOI)において形成した単結 品シリコンは、ELディスプレイを駆動するために必要な高圧回路の形 成を許容する。さらに具体的には、ISEプロセス又は他のSOIプロ セスによって形成された薄膜単結晶シリコンは、TFTのための高圧D MOS回路とともに、ドライバーと他の勧環要素のための低地圧CMO S回路の作製を許容する。

EL単色ディスプレイを制御するためのDMOS/CMOS駆動団路 構成が、第16C~16D圏に示される。各アクティブマトリックスE Lビクセル開路425は、それぞれ、CMOS及びDMOSトランジス タ(TFT)421a、421bを含む。キャパシク426a、426 bと426cは、AC EL構造において通常存在する寄生及び駆止キャパシクを表現する。その複雑な外観に拘わらず、各ビクセル開路425 は、最大1000億/インチの配列密度でさえ、ピクセル側域の小部分のみを実際に占有する。EL単色ディスプレイのための駆動回路は、商 略化の目的のみのために示される。ELカラーディスプレイに対して、 各ビクセルの駆動回路は、赤、練又は青色要素を駆動するために選択的 に作動される3つのピクセル回路425を具備する。

第16C図を参照すると、ピクセル図路425の2つのユニークな見 地がある。第1は、駆動図路の出力におけるDMOSトランジスタ42 1bの使用により、BLディスプレイが428における人C駆動信号で 駆動されるものである。この特徴は、DMOSトランジスタを考慮する ことにより認められる。

第16D図を参照すると、DMOSトランジスタ421bの等価回路が、分路ダイオードD1を有するNMOS景子X1を含む。NMOSト

を上昇させることにより動作する。充電シーケンスの後、キャパシタ426 a は、データ及び選択機信号レベルの間の差にはは等しい電圧から ダイオード427の間電圧降下を接し引いた電圧まで充電される。出力 トランジスタ421 b をオンにするために、選択線413 は、最初に、 約1ポルトまで増大され、そしてデータ線411は、-2ポルト-0ポ ルトにランプされる。出力トランジスタ421 b は、キャパシタ426 b に充電された電圧に正比例する時間に対してオンのままである。この ようにして、グレースケールが、回路425 によって達成される。

好きしいBLディスプレイ形成プロセスは、単語品シリコン膜の形成、シリコン膜におけるアクティブマトリックス回路の作割、及び発光性要素を形成するためのBL材料の一体化を含む。そのために、第17A~17K関は、シリコンオン絶操体(SOI)膜を形成するための分離シリコンエピタクシー(ISE)プロセスとともに、回路パネル回路を形成するためのISE膜における高圧DMOS業子と低圧CMOS業子を作製するためのプロセスを示す。なお、ISEプロセスが示されるが、任意の数の技術が、単軸品Siの薄膜を散けるために使用される。

第17A圏に示されたものの如く、SOI郷産は、温板430と、基 振430上に成長又は地管された(例えば、SiO₂の如く)酸化物4 32を含む。多結晶シリコン膜は、酸化物432において増積され、そ してボリSi臍は、(例えば、SiO₂の如く)キャッピング間436 でキャップされる。構造は、酸点の近くまで加熱され、そして薄い可物 条片加熱器(第4回)が、ウェーハの頂頭上を定案する。加熱器は、酸 化層の間にトラップされたシリコン膜を溶解させ、再補品させ、全領域 単納品シリコン匿434を生する。 シリコン434の海単結島層は、こうして、酸化物(又は他線体)が Si表面層の下に埋め込まれる如く、酸化物432上に形成される。 I SE SOI標準の場合に、キャッピング層が輸会された後、頂部層は、 本質的単結晶の再結晶化シリコンであり、これからCMOS回路が作製 される。埋め込み他線体の使用は、従来のバルク材料において接得され たよりも高速の素子を設ける。 150万を組えるCMOSトランジスタ を含む回路が、18日材料において成功事に作製された。

第17B額に示された如く、シリコン膜434は、各ピクセルに対し て傷別アイランド437、438を規定するようにパターン化される。 それから、散化層435が、アイランド437と438の間のチャネル 448を含むパターン化模域上に影成される。 ツインウェル拡散プロセ スが、D及びnウェルを形成するために使用される。nウェルを形成す るために、葉化ケイ素アイランド439が、pウェルであると指定され たアイランド438を分離するために形成される(第17C閩)。 残り のアイランド437は、続いて、8ウェル441を形成するために8形 ドーパントを注入される。 pウェルを形成するために、厚璧化層 4.4.2 が、p形ドーパント448からアイランドを分離するためにヵウェル上 に成長され、そして変化ケイ素アイランドが、動去される (第17D間) ■ 非分離アイランドが、pウェル4 4 4を形成するために、p形ドーパ ント448を住入される。 ツインウェル形成に続いて、無難化量が、 漢物価値を飛放するために、シリコンアイランド4.4.1 と.4.4.4 の主席 上に成長される。さらに異体的には、誰化暦448は、比較的均一な原 さまでエッチングされ、そして宝化ケイ素アイランド447が地震され る(第17日限)。次に、厚敵化験が、厚いLOCOSフィールド酸化

ールド酸化物上のポリシリコンゲートとフィールド酸化物の酸の間の重なり量である。DMOS素子における電流移動配はまた、これらのパラメータの豊つかの調査であるとともに、素子の全サイズの関数である。 好ましい実施機は高密度配列(1Mピクセル/in<sup>2</sup>)を含むために、 ピクセル研模と、このため、トランジスタサイズは、できる限り小さく 保持される。

第17L間を参照すると、回路パネルは、確定的に基板430から除去され、BL黄光体を形成したガラス板431に転参される。除去プロセスは、前実施療機において記載された和く、CEL、CLEFT、又はパックエッチング及び/又はラッピングを具備する。

第18A~18D図は、エレクトロルミネセントカラーディスプレイの作製プロセスの評価を示す。前途の如く、この作製プロセスは、参照としてここに取り入れた、Barrowe他への国際出版PCT/US8801680において開発されたELカラーディスプレイ形成プロセスは、単色又はカラーディスプレイであろうと、発光性理察スタックの層の基次地質を具飾する。 蛍光体圏は、各カラーピクセルが、赤、緑、及び育蛍光体要素を含む如くパターン化される。赤色は、赤成分のみを選択するために、黄色2nS:S:Mng光体層でろ過することにより要得される。緑及び青蛍光体要素は、所望のスペクトル領域における発光のために、Mn以外の成分を有する。

E L ディスプレイの第1層は、底部電弧である。許ましいBLディス プレイ形成プロセスにおいて、底部電低は、電動回路においてトランツ スタのソース又はドレイン全額化を具備する。この電極は、ELパネル 特徴域451の間に活性領域450を形成するために、シリコンアイランド441と444の表面の回りに収長される(第17下面)。それから、ポリシリコンは、実圧DMOS素子のゲート453と低圧CMOS素子のゲート454を形成するために維養され、パターン化される(第17回回)。なお、DMOS素子のゲート453は、フィールド酸化物領域451上の活性領域450から延びている。活性領域450上のゲート453の様は、アチャネル拡散のための拡散表として使用され、フィールド酸化物領域451上のゲートの部分は、カウェルドリフト環域において電界を制御するために使用される。

チャネル鉱散に続いて、nチャネルとpチャネルソース456、45 9とドリフト領域457、460が、ヒ素とホウ素の注入を使用して形 成される (第17日~171間)。次に、ポロフォスフォロシリケート ガラス (BPSG) フロー層458が、形成され、そして隣口が、DM OS素子のソース456、ドレイン457とゲート453とともに、C MOS素子のソース459とドレイン460に接触するように、BPS G層458を通して形成される (第178間)。さらに、アルミニウム、 タングステン又は他の適切な金属のパケーン化金属被減482が、素子 を他の国路パネル構成要素に連絡するために使用される。好ましいプロ セスは、9つのマスクを具備し、高圧DMOS素子と低圧CMOS素子 の作態を表質する。

DMO8素子の高圧伸性は、精適の機つかの次元とともに、拡散されたpチャネル及びnチャネルドリフト領域のドーピング機度による。量 要な物理的次元は、nウェルドリフト領域の長さ、活性領域におけるポ リシリコンゲートの舞と下側フィールド酸化物の器の関係、及びフィ

の発光効率を増大させるために、所望の波長の高度射のために最適化される。第18人間を参照すると、作製プロセスは、底部絶縁体423の 塩積で始まり、行ましくは、国路パネル414のアクティブマトリック スの全衰器を覆う。第1カラー蛍光体器476は、アクティブマトリック ス上に増積され、パターン化される。第1エッチストップ器477が 堆積され、そして第2カラー蛍光体器478が、堆積され、ストップ器 上にパターン化される(第188間)。第2エッチストップ器479が、 地積され、第3カラー蛍光体器480が、堆積され、第2ストップ器上 にパターン化される。

第18 C 図を参照すると、パターン化質光体層418の認列は、頂郎 絶縁体417で装置される。2つの他像層417と428は、頂部電腦 とアクティブマトリックス関略パネルの間の連結点を舞出させ、そして また、外部連結が腐動論理に作られる領域から材料を除去するためにパ ターン化される。酸化インジウムすずの如く光過過性材料から形成した 項部電腦419が、堆積され、頂部機像体417上にパターン化される (第18D図)。頂部電腦の堆積は、黄光体416とアクティブマトリッ クス図路414の間の図路を完成するために役立つ。それから、赤フィ ルター482が、堆積され、赤ピクセル上にパターン化され、又は代替 的に、カバーが使用されるならば、シールカバー仮に組み込まれる。赤 フィルター482は、所置の非色を生成するために出力された2nS: Mn 蛍光体(黄色)の所質の非部分を透過させる。

代替的に、BL環構スタックは、アクティブマトリックス回路パネルが、前途の転移プロセスによって転移されるガラス又は他の基板上に形成される。さらに別のオプションは、ヘルメット観着まびさしの減過表

# 特表平6-504139 (14)

画の如く、別の材料への回路パネルとBLスタックの両方の転券を具備 する。

支持基値から異なる材料へのシリコンの影響を転移かつ接着させるための好ましいプロセスは、第19A~19B間に示される。このプロセスは、薄菓シリコン(第17A~17L間)又は全ELディスプレイ(第18A~18D間)において形成した困難パネルを転移させ、かつガラスの個く異なる材料又は材料の消息表面に接着するために使用される。


第19A図を参照すると、開始構造は、軟化階516と単端品シリコン514の掲載が、ISE又はCLEFTの如く前述の技術の任意を使用して形成されるシリコンウェーハ500である。ピクセル雑擬、TFT、ドライバーと論種圏路の何く複数の優落511が、薄膜シリコン514において形成される。それから、SOI処理ウェーハは、接着剤520を使用して、ガラス又は他の透明能操体又は材料の消傷会面の知く上層512に接着される。


それから、ウェーハは、清浄され、そして自然酸化物が、裏面518からエッチングされる。ウェーハは、溶液(KOH又は等価液)に入れられる。エッチング液は、酸化物において非常に低いエッチング率を有し、その結果、基板がエッチングされ、埋め込み酸化物が輸出される時、エッチング率は低下する。KOHにおけるシリコンエッチング率対KOHにおける酸化物エッチング率の選択性は、非常に高い(200:1)。この選択性は、シリコンエッチングの一様性と組み合わされ、エッチャーがプロセスを観察し、その上の薄いシリコン層514まで質遇することなく、埋め込み酸化層516°において停止することを可能にする。


最大25ミル厚のウェーハと4000Aの舞い酸化物が、このプロセス を使用して成功裏にエッチングをれた。代替的なエッチング被は、異な るエッチング早週択性を有するヒドラジンである。


ガラス512に転移された無限514は、水洗いされ、乾燥される。 図路511内に散けられていないならば、裏面図路処理される。また、 所望ならば、裏は、別の基板に転移され、そしてガラス上層がエッチングされ、後く図路是機のためにウェーハの前面へのアクセスを許容する。 第20A~20B間は、GeSiか中間エッチングストップ層として使用される、代替的シリコン環膜転移プロセスを示す。第20A図を参議すると、このプロセスにおいて、シリコンバッファー暦526が、公知のCVD又はMBE成長システムを使用して、単結晶シリコン基値528において形成され、続いて、海いGeSi層524と薄い単結晶シリコンボ子又は回路暦532が形成される。 それから、層は、TFT又はピクセル電報602の如く回路を形成するために前途の方法で『C処理される。次に、処理ウェーハは、エボキシ接着剤を使用して、ガラス又は他の支持物680上に取り付けられる。エボキシは、前処理によって形成された逆げるを完填し、前面を上層680に接着させる。


次に、原シリコン基板528とシリコンパッファー528は、GeSiB524に影響しないKOHで、エッチングすることにより除去される(第20B回)。最後に、シリコン族に影響しないGeSiB524が、選択的にエッチングされる。







































# 福正書の学し(龐灰文)提出書 (特許法第184条の8)

平成5年6月29日

## 特許庁長官 麻 生 蔵 政

1.特許出版の表示

PCT/US91/09770

2.発剪の名称

表示パネル用の単結晶シリコン配列素子

3. 特許出職人


住 所 アメリカ合衆国マサチユセツツ州 0 2 7 8 0 トーントン・マイルズスタンディアシュイングストリアルパーク・マイルズスタンディアシュブールパード 6 8 5

名 称 コピン・コーポレーション

4. 代 現 人 〒107

住 所 東京都建区赤灰1丁目9巻15号 日本自転車会館

氏名 (6078) 弁理士 小田島平吉





5. 補正書の提出年月日

1992年12月24日

6. 議付書類の目録

(1) 補正者の字し(離訳文)



第8 A個は、ゲート電圧が0~5 ポルトで変化する、第6 A限の案子のドレイン電流出力を示す。

票8B回は、ゲート電圧が 0~5 ポルトで変化する、第6B回の余子のドレイン電流出力を示す。

第2A~90回は、発明によるリフトオフプロセスを示す一連の新聞 関である。

第10A国は、発明の別の実施施強による、リフトオフ処理中のウェ 一八の部分供機関である。

第10日間は、プロセスにおける製陶後、リフトオフ構造の第10人 間の載Ⅰ~Ⅱに拾って取った断面膜である。

第100回は、レジストレーションが維持される質の実施施機において、リフトオフ処理中のウェーハの一部の部分斜視圏である。

第10D類と第10B関は、リフトオフプロセスにおけるさらに他の 教徴後の第10C図の構造の新習を示す。

第11A~118回は、発勢によるリフトオフ手根のプロセスフロー における各級階中のウェーハの喀園である。

第12A~12C園は、発明の別の好ましいリフトオフ手順の電影面 型である。

第13A~13C園は、発明による転巻の好ましい方法を領略的に示す。

第14A国と第14B副は、発明によるさらに他の転夢方法を転略的 に示す。

#### 第末の幕蓋

- 1、パネルディスプレイを背襲する方法において、
- a) 支持基礎上の機能層において本質的単結晶半導体材料を形成することと、
- b) 表示ピクセルの国路パネルを形成するように、本質的単略品材料に おいて又は上にトランジスクの固定配列を形成することと、
- c) 支持基板から第2基板に回路パネルを転送することと。
- d) 各ピクセルが少なくとも一つのトランジスタによって作動可能であ
- り、各ピクセル電極によって発生された電界又は個号が光速過極材料の 光学特性を変更する如く、関路パネルの表示ピクセルの概定配列におい で形成したピクセル電極に顕装して光透過性対対を放置付けることとを 含むことを特徴とする方法。
- 2. 最階 a) が、支持基ី版において非単結晶の半単体対針を形成する ことと、本質的単結晶材料を形成するために非単純品の半導体材料を始 晶化することとを含む前水の機能1に記憶の方法。
- 3. 本質的単純品半導体材料を形成する政権が、多数の組品が、銀を 通って値に受けている平面において、少なくとも約0.5 cm<sup>3</sup>の新聞 他に広がる鍵を形成することを含む値求の機関1に記憶の方法。
  - 4. 第2基礎が、光通過性基板である酸水の経路1に配金の方法。
- 5. 各トランジスタが戦動機能に電気的に連絡される如く、本質的単 輸品半導体材料において又は上に質問器路を形成することをさらに会む 輸水の発配 1 に記載の方法。
- 6. 転移製階が、さらに、本質的単結晶材料から支持基限を化学的に エッチングすることを含む請求の範囲4に記載の方法。
- 15. 本質的単結晶半導体材料が、単結晶シリコンを具御する第次の 施服13に記載のパネルディスプレイ。
- 16. 本質的単結晶半導体材料が、多数の結晶が、膜を通って機に延びている平面において、少なくとも約0.5cm²の新酒機に広がる膜である調水の規則13に記載のパネルディスプレイ。
- 17. 四路パネルを光透過性基準に開定するための貼合せ材料をさら に具備する第次の機器13に記載のパネルディスプレイ。
- 18. 電笛が、光通遠性対対の限と位置合せされた電板の光速過性配列を具備し、各光透過性電響が、トランジスタの一つに電気的に連絡される前水の視面13に記載のパネルディスプレイ。
- 19. 元道周佐村昇が、故島を其間する前水の施勝18に記憶のパネルディスプレイ。
- 20. 光遊級後対判が、発光性対判を其他する前水の範囲13に配像のパネルディスプレイ。
- 21. 発光性材料が、エレクトロルミネセント材料を具能する鍛水の 毎回20に記載のパネルディスプレイ。
- 22. トランジスタが、約5000Hェなしに約10、000Hェの 助機用被数において動作する前次の範囲20に記載のパネルディスプレ イ。
- 23. 電動回路が、本質的単結品材料の障礙において形成され、電動 回路が、調査トランジスタを作動させることにより、各ピクセルを選択 的に作動させることができる独くトランジスタに電気的に連結され、各 作動されたトランジスタに連結された調達ピクセル電極が、光通過性材 別に電界を生成させる請求の範囲14に記載のパネルディスプレイ。

- 7. 転移政権が、さらに、団路パネルを光過過性高質に貼合せること を含む前水の機器4に配着の方法。
  - 8. 先進過性材料が、波晶を具備する精水の実践1に記憶の方法。
  - 9. 光道通性材料が、現光性材料である禁水の範囲1に記憶の方法。
- 10. 発光性対料が、エレクトロルミネセントである糖水の範囲に記念の方法。
- 11. 位置付け設備が、各ピクセルにおいて発生された電算が、先達 活性電話とピクセル電話の間にある加く、先通滞性対対上の先適滞性電 福配列を位置付けることを含む値なの構図1に配像の方法。
- 12. 本質的単独基半等体材料が、光透過性基礎の調金面に転撃される物水の物面4に記憶の方法。
- 13、宝物基準と、

高板に認定され、トランジスタの額定配列とピタセル電極の配列を具備 し、各電極が少なくとも一つのトランジスタに電気的に連続され、トラ ンジスタが、他銀層における本質的単純品季等体材料の層において又は 上にトランジスタの固定配列として形成されている個路パネルと、

各ピタセルによって発生され、光通過性材料に印加された電界又は参与 が光通過性材料の光学特性を変更する如く、過級原上に電極に関値して 位置付けられた光通過性材料と、

ビクセルモ作動させるように国路パネルに電気的に退給された蘇南国路 とも美術することを検査とするパネルディスプシイ。

- 14. トランジスク配列とピクセル電報配列が、本質的単独品半等体 ギ 村料の海膜器において又は上に形成される前次の範囲13に配数のパネ ルディスプレイ。
- 24. 発光性対対か、複数の領域を具備し、各領域が、異なる色において発光する請求の掲載20に記載のパネルディスプレイ。

PCT/NS 91/09770

	Application in the second seco	
	Carlor of Gramma, majoritation, when approximately of Gramman Justice (	· Marie II Class No.
	•	ŀ
L		}
۱ ۲	HS,A,4 266 223 (FRAME) 5 Noy 1981	17,18,
i i		21,22,
1 1		27-30, 33,35
1	see column I, line 66 - column Z, line 17;	33,39
1 1	figures 3.2	}
	US.A.4 727 DA7 (BDZLER) 23 February 1908	1
rı	citat in the application	1,2
li	see column 16, line 4 - line 40, figura 25	ł
I. I		i i
P	EP.A.O 151 NOO (THE SECRETARY OF STATE) 14	1 3
ij	August 1996 me page 15 - page 17	ŧ
		1
	-	ŀ
- 1		ŀ
- 1		1
- 1		i i
- 1		<b>,</b>
1		
- 1		1
- 1		1
- 1		1
- 1		1
1		1
- 1		1
j		
- 1		
- 1		
- 1		ı
1		l l
1		
1		ŀ
1		1
i		ŀ
- 1		1
- 1		l l
- 1		l
1		1
I		1
1		ł
j		1
•		1
		1
1		1
- 1		I
1		1
a I Clinical	والإسارات المالية	

. . . . . .

US 9309779

19 62

No searce dans de presen franks galapter relating to the public december should be the observational decemberal move in equal. The markets was or equipment to the Company folions (Allen 1850 the 19 All the Opening Folions to the 1900 the Company folions of the Allen committy should be the purpose of information. \$10/04/198

روست درون چهروم راهست آهند پهروم راهست آهند	Perhada dili		74
US-A-4003561	25-11-40	W9-A- 4040831	11-47-65
UI-A-IZIGZZ3	65-85-61	CA-A- 1148831 CA-A- 1195889 FE-A- 2948332 FR-A- 2443739 80-A-9 2898449 GD-A-8 2043844	10-00-42 11-39-43 36-06-06 01-07-58 19-06-00 63-06-03
US-A-4723047	23-62-88	HS-A- 4837182 DS-A- 200603 DS-A- 600603 DS-A- 600603 D	13-14-19 07-14-10 12-14-16 13-16-16 13-16-16 13-16-16 13-16-16 13-16-16 13-11-19 13-11-19 13-11-19 13-11-19
EP-4-0181808	14-40-46	P-A 60181778 18-A 466601	17-0-6
ere delado abous tido amos e su			·

(72)発明者 マツクレランド、ロバート アメリカ合衆国マサチユセツツ州62061ノ ーウエル・パークヒルドライブ50

(72)発明者 ジヤコプセン, ジエフリー アメリカ合衆国カリフオルニア州95023ホ リスター・テピストレイル501 (72)発明者 デイングル、プレンダ アメリカ合衆国マサチユセツツ州02766ノ ートン・モーガンレイン 5

(72)発明者 スピツツアー, マーク アメリカ合衆国マサチユセツツ州02067シ ヤロン・ミンクトラツプロード 2